PATENT ABSTRACTS OF JAPAN

(11)Publication number : 02-105560

(43)Date of publication of application: 18.04.1990

(51)Int.Cl. H01L 23/50

H01L 23/12

(21)Application number: 63-258482 (71)Applicant: NEC CORP


(22)Date of filing: 14.10.1988 (72)Inventor: TERAJIMA KATSUSHI

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To improve the installation accuracy of outer leads when a printed board is mounted and perform a soldering packaging easily by providing two kinds of cylindrical outer leads in which either one of each length and diameter of them is different and mixing them after being arrayed in a lattice with a regularity so that they are protruding from the basic hottom

CONSTITUTION: In addition to connecting to a ceramic substrate 1 through bonding wires 5 equipped with a semiconductor element 4, a cap 6 is bonded on the ceramic substrate by the use of a sealing agent 7. The first thick, long outer leads 2 and the second thin, short outer leads 3 are arrayed in a lattice every other lead on the bottom of the foregoing substrate 1 and they are sealed with a soldering part 8. In other words, the first outer leads 2 are arrayed at a 100-mil pitch among the first leads. While improving packaging density performed into a printed board 10 and the like, this



disposition improves the installation accuracy of the printed board 10 as well as the outer leads 2 and 3 when they are packaged and makes it possible to perform soldering packaging.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration] [Date of final disposal for application]

1 of 2 10/25/2007 9:29 AM

Searching PAJ http://www19.ipdl.inpit.go.jp/PA1/result/detail/main/wAAAkxaa.5DA4...

[Patent number]

[Date of registration] [Number of appeal against examiner's decision

of rejection] [Date of requesting appeal against examiner's

decision of rejection] [Date of extinction of right]

2 of 2 10/25/2007 9:29 AM

(9) 日本国特許庁(JP)

⑩ 特許 出願 公開

◎ 公開特許公報(A) 平2-105560

@Int. Cl. 5 識別記号 庁内整理番号 @公開 平成2年(1990)4月18日

H 01 L

7735-5F

P

7738-5F H 01 L 23/12

審査請求 未請求 請求項の数 1 (全5頁)

60発明の名称 半導体装置

> 頭 昭63-258482 20特

@H 頤 昭63(1988)10月14日

東京都港区芝5丁日33番1号 日本電気株式会社内 @発 明 者 克 司

の出 類 人 日本電気株式会社 東京都港区芝5丁目33番1号

70代理人 弁理十 内 原

明和書

発明の名称

半導体装置

特許請求の範囲

半減仏索子をセラミック基体に搭載しその接続 のための外部リードをピン・グリッド・アレイ形 に配列される半導体装置において、長さおよび径 の少なくとも一方が異なる円柱状の第一お上び第 二の外部リードを前記セラミック基体の底部から 空出するように規則性をもって格子状に混在配列 したことを特徴とする半導体装置。

発明の詳細な説明

「産業トの利用分野」

本発明は半導体装置に関し、特に外部リードが ヒン・グリッド・アレイ形に配置される半導体装 変に関する.

〔従来の技術〕

従来、この種の外部リードがピン・グリッド・ アレイ形(以下、PGAタイプと称す)をした半 進体装置は、セラミック精層パッケージ基体に円

柱形の外部リードが基体底部から突出するように 格子状に積立して取り付けられている。この半導 体装置は、セラミック基体中央の穿んだキャビテ

ィ部に半導体素子を搭載し、その半導体素子はキ ャビティ部別切に設置されているメタライズド内

部リードパターン部に配線溝通されるとともに セラミック基体内部の内部メタライズドパターン

およびメタライズドスルーホールを通してセラミ ック基体底部にろう付けされた金属製円柱の外部 リードと電気的遮渦されている。

第5図(a), (b) はそれぞれ従来の一例を 説明するための半導体装置の裏面図お上びそのり - D ′ 線断面図である。

第5 図(a), (b) に示すように、この従来 例は半導体素子4をキャビティに収容しポンディ ングワイヤラをメタライズド内部リードパターン (図示省略)に接続したセラミック基体1の上面 に封止刺7でキャップ6を間着する一方、底面からは100ミルピッチの同形状の外部リード2が突出するようにアレー状に配置されている。

かかる半導体機型は、プリント基板等に実装される間、外部リードを干めプリント 人名 板に 肝 ま けまされ いるスルー ホールに 走し込 プリント 人 化 では 人 で で りょう と が と 男 さ れ 変 は 大 で す る と で よ び で す ら ま な と で り か と 要 さ れ 変 な ひ で す る ま な と ア リ ト に と の の ら る 所 に よ い を 要 で ま な と で か ら 変 と で か ら 変 と で か ら ず と で と か ら 、 か の 見 さ さ と で か ら ず と で よ か ら ず と で ま な に の れ で し な た ん よ か ら ず と で な で り っ ド に 対 に の と で と な に か な ら ず イ ブ の 褐 変 に り た ア チ が が 間 で な い と ず イ ブ の 褐 変 は に 外 か ら ず イ ブ の る 変 に 伏 た の ア ー ル ー か は す イ ブ の る 変 に 火 の よ で と 取 け で く て い る 場 会 は で り っ と 取 け で く て い な る な い ・ ア ・ ア と 取 け ア く て は な ら の ア リント 配 様 パ ターン を 取 け な く て は な ら の ア リント 配 様 パ ターン を 取 け な く て は な ら の ア

かかるPGAタイプの半導体装置は主にゲート アレイ等の半導体素子を搭載することから、年々 歳々多くのゲート数を有するものが開発され、信 号および電源ピンもそれに応じて増加してくる。 このようなピン数の増加は半導体装置の大きさの 増大を招き、実装密度の向上を抑制している。

最近では外部リードピッチが半分の50ミルピッチが出現している。これはもはや健疾の環なアリント概に差し込む方式では対応できず、最近の主液となっている表面実装で使用される。すなわち、外部リードの径は100ミルピッチの外部リード後0.35~0.5 ms 付し0.15~0.3 ms 程度、また長さは3.5~6 ms に対し1~3 ms 程度になっている。

第6図(a), (b)はそれぞれかかる従来の 他の例を説明するための半導体装置の裏面図およびそのE-E'終節図図である。

第6図(a). (b)に示すように、セラミック 基体1の底部から突出する外部リード3は細いリードで且つ長さが等しくそろっており、これにより 実装 密度を向上させている。 尚、第5図としたが付は同様の機能をはたすため、その説明を省略する。

(発明が解決しようとする課題)

上遠した半導体微変は外部リードが細く多くなって果ているため、半導体設置の製造工程(組こしないという欠当点がりを配数しては、アリントを配数にしたいっ欠の表面だけでは足りず、スルーホールを用いた多層配数にしなくてはなみ面である。更に、アリント板への最である。とは、アリント板の水の偏であるととは、アリント域によってショートを引き起こしあいという欠点がある。

本発明の目的は、かかるリード曲りの発生を防止し、最小限のスルーホーによる配線を行うだけ で且へ取り付けが容易であり、外部リードの浮き すれによってショートを起しやすい点を解消する 半導体装置を提供することにある。

〔課題を解決するための手段〕

本発明の半導体装置は、半導体素子をセラミック基体に搭載しその接続のための外部リードをピン・グリッド・アレイ形に配列される半導体装置

において、長さおよび径の少なくとも一方が異なる円柱状の第一および第二の外部リードを前配セラミック基体の腰部から突出するように規則性を もって格子状に混在配列して構成される。

次に、本発明の実施例について図面を参照して設明する。

第1図(a), (b)はそれぞれ本発明の第一の実施例を説明するための半導体装置の裏面図お 上げそのA-A:線断面図である。

第1回(a),(b)に示すように、本実施例 は単導体素子4を搭載しポンディングワイヤ5で 接続するとともに上回に対止剤7を用いてキャッ なものを対したサラミック速体1の速部に、格力 状に太くて長い第一の外部リード2と細くて埋い 外部リード3とを一つおきに配列し、ろうく長い 外部リード2は100ミルピッチで配列されい、そ の同に50ミルピッチでようの小をく埋い の同に50ミルピッチでようの小をく埋い リード3を配置している。この状態は、第1回 リード3を配置している。この状態は、第1回

[実施例]

特開平2-105560(3)

(b) に示すように、第1図(a)図のA-A′ 線斯面からも理解できる。

第2図は第1図(a)に示す半導体装置をプリント表板に実装した状態の縦断面図である。

第2回に示すように、太く長い外部リード2 は リード長が3.5 ms, 太さは0.4 mr であり、また組 く知い外部リード3 はリード長が1.5 ms, 太さは 0.2 ms である。この太く長い外部リード2 はアリ ント高 版 1 ののスルーホール 1 1 を 通して はんだ 付けされ、また組く短い外部リード3 はアリント 該 版 1 のの電優パッド上にそれぞれはんだ実装さ れる。

すなわち、本実施例はセラミック基体1の底部 におけなに配列される外部に対したのであるの。 おおいて大きを2種類以上に設けることにさせなか までは大きを2種類以上で設定度を向したさせなが が3取り付け可度を高め、また簡易には人だ実装 でることが可能となる。これは大く長い外 ド2をプリント基度10のスルーホー11に参 し込むことにより、位置決めおよび固者を優先的に行うことができ、しかも相く短かい外部リード
3 は位置決めされた対応する大型のでは、なるでは、 電極パッド(図示省等)に表面実装されるためで ある。従って、細く埋い外部リード3を溶験した はんだで取り付ける方法においても、あるいはリ フローする場合においても位置ずれを起こすこと なく、精度よく取り付けを行うことが可能にな

また、太く長い外部リード2は超く短い外部リード3に対する外部からの衝撃から保護する働きを有する。

更には、実装後の困着強度を2倍以上に向上さ

せることができ、耐久性も改善させることができ る。

第3図(a),(b)はそれぞれ本発明の第二 の実施例を説明するための半導体装置の裏面図お よびそのB-B 雑断面図である。

尚、基体1の内部に設ける半導体業子4、ポンディングワイヤ5、 対止剂7によって封止される キャップ6 および基体1の底部に形成されるろう 付け部8については前述した第一の実施例と同様 である.

第4図(a),(b)はそれぞれ本発明の第三 の実施例を説明するための半導体装置の裏面図お よびそのC-C 練断面図である。

第4回(a),(b)に示すように、本実施的は大い外間のはあり一ド2をセラミック活転1のの関係に配列したときの例である。この同じ表すのようとものがあり一ド3と終いからまでといったときに右効いったのがあり一ド3と対したときに右がいる。あいまでは関いないがある。この関係に設けたがある。このでは、まないのでは、まない。

(発明の効果)

以上裁判したように、本発明の半導体装置は長さおよび径の少なくとも一方が異なる円柱状の二 種類の外部リードを設け且つこれらを高本底。四隅 を突出するように規則性(一つおき、周囲、 等)をもって格子状に現在配列させることによ

特開平2-105560 (4)


図面の簡単な説明


 (a)、(b)はそれぞれ本発明の第三の実施例を説明するための半導体装置の裏面図およびその C-C・X 額断面図、第5図(a)、(b)はそれぞれ従来の一例を説明するための半準体装置 の裏面図およびそのD-D / 線断面図、第6図 (a)、(b)はそれぞれ従来の他の例を説明するための半導体装置の裏面図およびそのE-E / 線断面図・単導体装置の裏面図およびそのE-E / 線断面図をよる。

1…セラミック基体、2…太い外部リード、3 …細い外部リード、4…半導体素子、5…ボンディングワイヤ、6…キャップ、7…対止刺、8… リードろう付部。

代理人 弁理士 內 原







特開平2-105560 (5)

